Rechnergestützter Entwurf digitaler Schaltungen - Schaltungssynthese mit VHDL

Vorwort

Inhaltsverzeichnis

Notation

1 Schaltungsentwurf mit Hardwarebeschreibungssprachen

1.1 Vom Schaltplan zur Schaltungssynthese

1.2 Logische Operationen in digitalen Schaltungen

1.3 Dualarithmetik

1.4 Strukturbeschreibung digitaler Systeme

1.5 Hardwarebeschreibungssprache VERILOG

1.6 Hardwarebeschreibungssprache VHDL

1.7 Registrierung und Download für System ISE WebPACK

2 VHDL-Beschreibung kombinatorischer Schaltungen

2.1 Logik-Operatoren in VHDL

2.2 Verhaltensbeschreibung in VHDL

2.3 Alternative VHDL-Beschreibungen kombinatorischer Schaltungen

2.4 Vektor-Operationen

2.5 VHDL-Modelle für kombinatorische Grundschaltungen

2.5.1 Multiplexer

2.5.2 Codierer, Decoder und Code-Wandler

2.5.3 Komparatoren

2.5.4 Addierschaltungen

2.5.5 Barrelshifter

2.5.6 Tristate-Treiber

2.6 Logik-Elemente in programmierbaren Bauelementen

2.7 Zusammengesetzte kombinatorische Schaltungen

2.8 VHDL-Testbench

2.9 Einführung in das VHDL-Entwurfssystem XILINX ISE

3 VHDL-Beschreibung sequenzieller Schaltungen

3.1 Speicherelemente-Typen

3.1.1 Latch-Speicherelemente

3.1.2 Taktflankengesteuerte D-Flipflops

3.1.3 Funktions-Flipflops

3.2 Speicherelemente in programmierbaren Logikbausteinen

3.3 Synchrone sequenzielle Schaltungen

3.4 Funktionaler Entwurf sequenzieller Schaltungen

3.5 Automatenbeschreibung sequenzieller Schaltungen

3.5.1 Automatentypen

3.5.2 Automaten-Entwurf

3.5.3 VHDL-Beschreibung von Zustandsautomaten

3.6 Asynchrone sequenzielle Schaltungen

3.7 Synthese sequenzieller Schaltungen mit dem Entwurfssystem ISE

4 Zähler-Entwurf

4.1 Schaltungssynthese für Dualzähler

4.2 Zusammengesetzte Zähler

4.3 Dezimalzähler

4.4 Entwurf schneller Zähler

4.5 Grundschaltungen mit Zählerelementen

4.6 Frequenz-Vervielfachung mit PLL-Schaltungen

4.7 Takt-Management mit DLL-Schaltungen

4.8 Schaltungsentwurf mit Schaltbild im System ISE

5 Schieberegister

5.1 VHDL-Modelle für Schieberegister

5.2 Ringzähler

5.3 Automaten-Entwurf mit Schieberegistern

5.4 LFSR-Zähler

5.5 Scrambler

5.6 CRC-Berechnung

5.7 Implementierung von CPLD-Bausteinen im System ISE

6 Schaltungen mit Speicherblöcken

6.1 VHDL-Modelle für Speicherblöcke

6.2 Verteilte Speicherblöcke in FPGAs

6.3 Blockspeicherelemente in FPGAs

6.4 ROM-Speicher

6.5 Registerschaltungen

6.6 Schieberegister mit Speicherblöcken

6.7 FIFO-Speicher

6.8 CAM-Speicher

6.9 Implementierung von FPGA-Bausteinen im System ISE

7 Arithmetik-Schaltungen

7.1 Schnelle Addierschaltungen

7.2 Multiplikations-Algorithmen

7.3 Sequenzielle Multiplikations-Schaltungen

7.4 Divisions-Algorithmen

7.5 Sequenzielle Divisions-Schaltungen

7.6 Konstanten-Multiplizierer

7.7 Gleitpunktarithmetik-Baugruppen

7.7.1 Gleitpunktdatenformate

7.7.2 Gleitpunkt-Multiplikation

7.7.3 Gleitpunkt-Division

7.7.4 Gleitpunkt-Addition

7.8 Konvertierung der Datenformate

7.8.1 Konvertierung zwischen Integer- und Gleitpunkt-Darstellungen

7.8.2 Konvertierung zwischen Gleitpunkt- und Integer-Darstellungen

7.9 Core-Generator im System ISE

8 Peripherieschaltungen für Mikroprozessoren

8.1 Prozessorschnittstellen

8.2 BUS-Systeme

8.3 Register-Interface

8.4 FIFO-Interface

8.5 Timer

8.6 Echtzeituhr

8.6.1 Dezimalzählermodule

8.6.2 Strukturbeschreibung

8.7 100-Jahres-Kalender

8.8 Konfigurationsverfahren für FPGAs

Literaturverzeichnis

Sachwortverzeichnis